Thông số Kỹ thuật Giao diện Đếm Chân Thấp (LPC) cho I/O đời cũ giúp cho ngành công nghiệp chuyển sang các hệ thống ít ISA hơn. Các cải tiến chính cho phiên bản 1.1 của Thông số Kỹ thuật Giao diện LPC gồm có sự kết hợp các chu trình Bộ nhớ Vi chương trình và bổ sung khả năng đọc nhiều byte.

Giao diện LPC cho phép các bộ phận cấu thành bo mạch chủ I/O đời cũ, thường được tích hợp vào một chip Super I/O, để chuyển từ bus ISA/X sang giao diện LPC, trong khi vẫn giữ nguyên toàn bộ tính tương thích phần mềm. Thông số Kỹ thuật LPC mang đến nhiều lợi thế quan trọng so với bus ISA/X, ví dụ như giảm số chân để thiết kế dễ dàng hơn, tiết kiệm chi phí hơn. Thông số Kỹ thuật Giao diện LPC trong suốt với phần mềm đối với các chức năng I/O và tương thích với các thiết bị ngoại vi và ứng dụng hiện có.

Thông số Kỹ thuật Giao diện LPC mô tả các giao dịch DMA và I/O, bộ nhớ. Không giống như ISA, chạy ở xung nhịp 8MHz, giao diện LPC sử dụng xung nhịp PCI 33MHz và tương thích với các tiến trình silicon cao cấp hơn. Các nhà thiết kế thiết bị di động sẽ thấy lợi ích khi số chân được giảm đi vì nó chiếm ít không gian và dùng ít năng lượng hơn và có hiệu suất nhiệt cao hơn. Thông số Kỹ thuật Giao diện LPC Phiên bản 1.1 và thoả thuận cấp phép bằng sáng chế không có tiền bản quyền và hỗ trợ lẫn nhau liên quan có thể được tải xuống dưới đây.

Thông số Kỹ thuật Giao diện Đếm Chân Thấp Chipset Intel®