Altera SoCAL  16.0
The Altera SoC Abstraction Layer (SoCAL) API Reference Manual
 All Data Structures Variables Typedefs Groups
alt_noc_fw_ocram_scr.h
1 /***********************************************************************************
2 * *
3 * Copyright 2013-2015 Altera Corporation. All Rights Reserved. *
4 * *
5 * Redistribution and use in source and binary forms, with or without *
6 * modification, are permitted provided that the following conditions are met: *
7 * *
8 * 1. Redistributions of source code must retain the above copyright notice, *
9 * this list of conditions and the following disclaimer. *
10 * *
11 * 2. Redistributions in binary form must reproduce the above copyright notice, *
12 * this list of conditions and the following disclaimer in the documentation *
13 * and/or other materials provided with the distribution. *
14 * *
15 * 3. Neither the name of the copyright holder nor the names of its contributors *
16 * may be used to endorse or promote products derived from this software without *
17 * specific prior written permission. *
18 * *
19 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" *
20 * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE *
21 * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE *
22 * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE *
23 * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR *
24 * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF *
25 * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS *
26 * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN *
27 * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) *
28 * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE *
29 * POSSIBILITY OF SUCH DAMAGE. *
30 * *
31 ***********************************************************************************/
32 
35 #ifndef __ALT_SOCAL_NOC_FW_OCRAM_SCR_H__
36 #define __ALT_SOCAL_NOC_FW_OCRAM_SCR_H__
37 
38 #ifndef __ASSEMBLY__
39 #ifdef __cplusplus
40 #include <cstdint>
41 extern "C"
42 {
43 #else /* __cplusplus */
44 #include <stdint.h>
45 #endif /* __cplusplus */
46 #endif /* __ASSEMBLY__ */
47 
80 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_LSB 0
81 
82 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_MSB 0
83 
84 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_WIDTH 1
85 
86 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_SET_MSK 0x00000001
87 
88 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_CLR_MSK 0xfffffffe
89 
90 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_RESET 0x0
91 
92 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_GET(value) (((value) & 0x00000001) >> 0)
93 
94 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_SET(value) (((value) << 0) & 0x00000001)
95 
106 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_LSB 1
107 
108 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_MSB 1
109 
110 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_WIDTH 1
111 
112 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_SET_MSK 0x00000002
113 
114 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_CLR_MSK 0xfffffffd
115 
116 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_RESET 0x0
117 
118 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_GET(value) (((value) & 0x00000002) >> 1)
119 
120 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_SET(value) (((value) << 1) & 0x00000002)
121 
132 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_LSB 2
133 
134 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_MSB 2
135 
136 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_WIDTH 1
137 
138 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_SET_MSK 0x00000004
139 
140 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_CLR_MSK 0xfffffffb
141 
142 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_RESET 0x0
143 
144 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_GET(value) (((value) & 0x00000004) >> 2)
145 
146 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_SET(value) (((value) << 2) & 0x00000004)
147 
158 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_LSB 3
159 
160 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_MSB 3
161 
162 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_WIDTH 1
163 
164 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_SET_MSK 0x00000008
165 
166 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_CLR_MSK 0xfffffff7
167 
168 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_RESET 0x0
169 
170 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_GET(value) (((value) & 0x00000008) >> 3)
171 
172 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_SET(value) (((value) << 3) & 0x00000008)
173 
184 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_LSB 4
185 
186 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_MSB 4
187 
188 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_WIDTH 1
189 
190 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_SET_MSK 0x00000010
191 
192 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_CLR_MSK 0xffffffef
193 
194 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_RESET 0x0
195 
196 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_GET(value) (((value) & 0x00000010) >> 4)
197 
198 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_SET(value) (((value) << 4) & 0x00000010)
199 
210 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_LSB 5
211 
212 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_MSB 5
213 
214 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_WIDTH 1
215 
216 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_SET_MSK 0x00000020
217 
218 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_CLR_MSK 0xffffffdf
219 
220 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_RESET 0x0
221 
222 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_GET(value) (((value) & 0x00000020) >> 5)
223 
224 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_SET(value) (((value) << 5) & 0x00000020)
225 
226 #ifndef __ASSEMBLY__
227 
238 {
239  uint32_t region0enable : 1;
240  uint32_t region1enable : 1;
241  uint32_t region2enable : 1;
242  uint32_t region3enable : 1;
243  uint32_t region4enable : 1;
244  uint32_t region5enable : 1;
245  uint32_t : 26;
246 };
247 
250 #endif /* __ASSEMBLY__ */
251 
253 #define ALT_NOC_FW_OCRAM_SCR_EN_RESET 0x00000000
254 
255 #define ALT_NOC_FW_OCRAM_SCR_EN_OFST 0x0
256 
288 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_LSB 0
289 
290 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_MSB 0
291 
292 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_WIDTH 1
293 
294 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_SET_MSK 0x00000001
295 
296 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_CLR_MSK 0xfffffffe
297 
298 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_RESET 0x0
299 
300 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_GET(value) (((value) & 0x00000001) >> 0)
301 
302 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_SET(value) (((value) << 0) & 0x00000001)
303 
317 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_LSB 1
318 
319 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_MSB 1
320 
321 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_WIDTH 1
322 
323 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_SET_MSK 0x00000002
324 
325 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_CLR_MSK 0xfffffffd
326 
327 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_RESET 0x0
328 
329 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_GET(value) (((value) & 0x00000002) >> 1)
330 
331 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_SET(value) (((value) << 1) & 0x00000002)
332 
346 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_LSB 2
347 
348 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_MSB 2
349 
350 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_WIDTH 1
351 
352 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_SET_MSK 0x00000004
353 
354 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_CLR_MSK 0xfffffffb
355 
356 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_RESET 0x0
357 
358 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_GET(value) (((value) & 0x00000004) >> 2)
359 
360 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_SET(value) (((value) << 2) & 0x00000004)
361 
375 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_LSB 3
376 
377 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_MSB 3
378 
379 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_WIDTH 1
380 
381 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_SET_MSK 0x00000008
382 
383 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_CLR_MSK 0xfffffff7
384 
385 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_RESET 0x0
386 
387 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_GET(value) (((value) & 0x00000008) >> 3)
388 
389 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_SET(value) (((value) << 3) & 0x00000008)
390 
404 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_LSB 4
405 
406 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_MSB 4
407 
408 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_WIDTH 1
409 
410 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_SET_MSK 0x00000010
411 
412 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_CLR_MSK 0xffffffef
413 
414 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_RESET 0x0
415 
416 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_GET(value) (((value) & 0x00000010) >> 4)
417 
418 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_SET(value) (((value) << 4) & 0x00000010)
419 
433 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_LSB 5
434 
435 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_MSB 5
436 
437 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_WIDTH 1
438 
439 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_SET_MSK 0x00000020
440 
441 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_CLR_MSK 0xffffffdf
442 
443 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_RESET 0x0
444 
445 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_GET(value) (((value) & 0x00000020) >> 5)
446 
447 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_SET(value) (((value) << 5) & 0x00000020)
448 
449 #ifndef __ASSEMBLY__
450 
461 {
462  uint32_t region0enable : 1;
463  uint32_t region1enable : 1;
464  uint32_t region2enable : 1;
465  uint32_t region3enable : 1;
466  uint32_t region4enable : 1;
467  uint32_t region5enable : 1;
468  uint32_t : 26;
469 };
470 
473 #endif /* __ASSEMBLY__ */
474 
476 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_RESET 0x00000000
477 
478 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_OFST 0x4
479 
511 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_LSB 0
512 
513 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_MSB 0
514 
515 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_WIDTH 1
516 
517 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_SET_MSK 0x00000001
518 
519 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_CLR_MSK 0xfffffffe
520 
521 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_RESET 0x0
522 
523 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_GET(value) (((value) & 0x00000001) >> 0)
524 
525 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_SET(value) (((value) << 0) & 0x00000001)
526 
540 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_LSB 1
541 
542 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_MSB 1
543 
544 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_WIDTH 1
545 
546 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_SET_MSK 0x00000002
547 
548 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_CLR_MSK 0xfffffffd
549 
550 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_RESET 0x0
551 
552 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_GET(value) (((value) & 0x00000002) >> 1)
553 
554 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_SET(value) (((value) << 1) & 0x00000002)
555 
569 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_LSB 2
570 
571 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_MSB 2
572 
573 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_WIDTH 1
574 
575 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_SET_MSK 0x00000004
576 
577 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_CLR_MSK 0xfffffffb
578 
579 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_RESET 0x0
580 
581 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_GET(value) (((value) & 0x00000004) >> 2)
582 
583 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_SET(value) (((value) << 2) & 0x00000004)
584 
598 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_LSB 3
599 
600 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_MSB 3
601 
602 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_WIDTH 1
603 
604 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_SET_MSK 0x00000008
605 
606 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_CLR_MSK 0xfffffff7
607 
608 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_RESET 0x0
609 
610 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_GET(value) (((value) & 0x00000008) >> 3)
611 
612 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_SET(value) (((value) << 3) & 0x00000008)
613 
627 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_LSB 4
628 
629 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_MSB 4
630 
631 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_WIDTH 1
632 
633 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_SET_MSK 0x00000010
634 
635 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_CLR_MSK 0xffffffef
636 
637 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_RESET 0x0
638 
639 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_GET(value) (((value) & 0x00000010) >> 4)
640 
641 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_SET(value) (((value) << 4) & 0x00000010)
642 
656 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_LSB 5
657 
658 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_MSB 5
659 
660 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_WIDTH 1
661 
662 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_SET_MSK 0x00000020
663 
664 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_CLR_MSK 0xffffffdf
665 
666 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_RESET 0x0
667 
668 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_GET(value) (((value) & 0x00000020) >> 5)
669 
670 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_SET(value) (((value) << 5) & 0x00000020)
671 
672 #ifndef __ASSEMBLY__
673 
684 {
685  uint32_t region0enable : 1;
686  uint32_t region1enable : 1;
687  uint32_t region2enable : 1;
688  uint32_t region3enable : 1;
689  uint32_t region4enable : 1;
690  uint32_t region5enable : 1;
691  uint32_t : 26;
692 };
693 
696 #endif /* __ASSEMBLY__ */
697 
699 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_RESET 0x00000000
700 
701 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_OFST 0x8
702 
728 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_LSB 0
729 
730 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_MSB 5
731 
732 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_WIDTH 6
733 
734 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_SET_MSK 0x0000003f
735 
736 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_CLR_MSK 0xffffffc0
737 
738 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_RESET 0x0
739 
740 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_GET(value) (((value) & 0x0000003f) >> 0)
741 
742 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_SET(value) (((value) << 0) & 0x0000003f)
743 
754 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_LSB 16
755 
756 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_MSB 21
757 
758 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_WIDTH 6
759 
760 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_SET_MSK 0x003f0000
761 
762 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_CLR_MSK 0xffc0ffff
763 
764 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_RESET 0x0
765 
766 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_GET(value) (((value) & 0x003f0000) >> 16)
767 
768 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_SET(value) (((value) << 16) & 0x003f0000)
769 
770 #ifndef __ASSEMBLY__
771 
782 {
783  uint32_t base : 6;
784  uint32_t : 10;
785  uint32_t limit : 6;
786  uint32_t : 10;
787 };
788 
791 #endif /* __ASSEMBLY__ */
792 
794 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_RESET 0x00000000
795 
796 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_OFST 0xc
797 
823 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_LSB 0
824 
825 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_MSB 5
826 
827 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_WIDTH 6
828 
829 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_SET_MSK 0x0000003f
830 
831 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_CLR_MSK 0xffffffc0
832 
833 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_RESET 0x0
834 
835 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_GET(value) (((value) & 0x0000003f) >> 0)
836 
837 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_SET(value) (((value) << 0) & 0x0000003f)
838 
849 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_LSB 16
850 
851 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_MSB 21
852 
853 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_WIDTH 6
854 
855 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_SET_MSK 0x003f0000
856 
857 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_CLR_MSK 0xffc0ffff
858 
859 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_RESET 0x0
860 
861 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_GET(value) (((value) & 0x003f0000) >> 16)
862 
863 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_SET(value) (((value) << 16) & 0x003f0000)
864 
865 #ifndef __ASSEMBLY__
866 
877 {
878  uint32_t base : 6;
879  uint32_t : 10;
880  uint32_t limit : 6;
881  uint32_t : 10;
882 };
883 
886 #endif /* __ASSEMBLY__ */
887 
889 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_RESET 0x00000000
890 
891 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_OFST 0x10
892 
918 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_LSB 0
919 
920 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_MSB 5
921 
922 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_WIDTH 6
923 
924 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_SET_MSK 0x0000003f
925 
926 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_CLR_MSK 0xffffffc0
927 
928 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_RESET 0x0
929 
930 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_GET(value) (((value) & 0x0000003f) >> 0)
931 
932 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_SET(value) (((value) << 0) & 0x0000003f)
933 
944 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_LSB 16
945 
946 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_MSB 21
947 
948 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_WIDTH 6
949 
950 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_SET_MSK 0x003f0000
951 
952 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_CLR_MSK 0xffc0ffff
953 
954 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_RESET 0x0
955 
956 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_GET(value) (((value) & 0x003f0000) >> 16)
957 
958 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_SET(value) (((value) << 16) & 0x003f0000)
959 
960 #ifndef __ASSEMBLY__
961 
972 {
973  uint32_t base : 6;
974  uint32_t : 10;
975  uint32_t limit : 6;
976  uint32_t : 10;
977 };
978 
981 #endif /* __ASSEMBLY__ */
982 
984 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_RESET 0x00000000
985 
986 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_OFST 0x14
987 
1013 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_LSB 0
1014 
1015 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_MSB 5
1016 
1017 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_WIDTH 6
1018 
1019 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_SET_MSK 0x0000003f
1020 
1021 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_CLR_MSK 0xffffffc0
1022 
1023 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_RESET 0x0
1024 
1025 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_GET(value) (((value) & 0x0000003f) >> 0)
1026 
1027 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_SET(value) (((value) << 0) & 0x0000003f)
1028 
1039 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_LSB 16
1040 
1041 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_MSB 21
1042 
1043 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_WIDTH 6
1044 
1045 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_SET_MSK 0x003f0000
1046 
1047 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_CLR_MSK 0xffc0ffff
1048 
1049 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_RESET 0x0
1050 
1051 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_GET(value) (((value) & 0x003f0000) >> 16)
1052 
1053 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_SET(value) (((value) << 16) & 0x003f0000)
1054 
1055 #ifndef __ASSEMBLY__
1056 
1067 {
1068  uint32_t base : 6;
1069  uint32_t : 10;
1070  uint32_t limit : 6;
1071  uint32_t : 10;
1072 };
1073 
1076 #endif /* __ASSEMBLY__ */
1077 
1079 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_RESET 0x00000000
1080 
1081 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_OFST 0x18
1082 
1108 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_LSB 0
1109 
1110 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_MSB 5
1111 
1112 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_WIDTH 6
1113 
1114 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_SET_MSK 0x0000003f
1115 
1116 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_CLR_MSK 0xffffffc0
1117 
1118 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_RESET 0x0
1119 
1120 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_GET(value) (((value) & 0x0000003f) >> 0)
1121 
1122 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_SET(value) (((value) << 0) & 0x0000003f)
1123 
1134 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_LSB 16
1135 
1136 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_MSB 21
1137 
1138 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_WIDTH 6
1139 
1140 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_SET_MSK 0x003f0000
1141 
1142 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_CLR_MSK 0xffc0ffff
1143 
1144 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_RESET 0x0
1145 
1146 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_GET(value) (((value) & 0x003f0000) >> 16)
1147 
1148 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_SET(value) (((value) << 16) & 0x003f0000)
1149 
1150 #ifndef __ASSEMBLY__
1151 
1162 {
1163  uint32_t base : 6;
1164  uint32_t : 10;
1165  uint32_t limit : 6;
1166  uint32_t : 10;
1167 };
1168 
1171 #endif /* __ASSEMBLY__ */
1172 
1174 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_RESET 0x00000000
1175 
1176 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_OFST 0x1c
1177 
1203 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_LSB 0
1204 
1205 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_MSB 5
1206 
1207 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_WIDTH 6
1208 
1209 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_SET_MSK 0x0000003f
1210 
1211 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_CLR_MSK 0xffffffc0
1212 
1213 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_RESET 0x0
1214 
1215 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_GET(value) (((value) & 0x0000003f) >> 0)
1216 
1217 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_SET(value) (((value) << 0) & 0x0000003f)
1218 
1229 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_LSB 16
1230 
1231 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_MSB 21
1232 
1233 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_WIDTH 6
1234 
1235 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_SET_MSK 0x003f0000
1236 
1237 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_CLR_MSK 0xffc0ffff
1238 
1239 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_RESET 0x0
1240 
1241 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_GET(value) (((value) & 0x003f0000) >> 16)
1242 
1243 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_SET(value) (((value) << 16) & 0x003f0000)
1244 
1245 #ifndef __ASSEMBLY__
1246 
1257 {
1258  uint32_t base : 6;
1259  uint32_t : 10;
1260  uint32_t limit : 6;
1261  uint32_t : 10;
1262 };
1263 
1266 #endif /* __ASSEMBLY__ */
1267 
1269 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_RESET 0x00000000
1270 
1271 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_OFST 0x20
1272 
1273 #ifndef __ASSEMBLY__
1274 
1285 {
1295  volatile uint32_t _pad_0x24_0x100[55];
1296 };
1297 
1302 {
1303  volatile uint32_t enable;
1304  volatile uint32_t enable_set;
1305  volatile uint32_t enable_clear;
1306  volatile uint32_t region0addr;
1307  volatile uint32_t region1addr;
1308  volatile uint32_t region2addr;
1309  volatile uint32_t region3addr;
1310  volatile uint32_t region4addr;
1311  volatile uint32_t region5addr;
1312  volatile uint32_t _pad_0x24_0x100[55];
1313 };
1314 
1317 #endif /* __ASSEMBLY__ */
1318 
1320 #ifdef __cplusplus
1321 }
1322 #endif /* __cplusplus */
1323 #endif /* __ALT_SOCAL_NOC_FW_OCRAM_SCR_H__ */
1324