Altera SoCAL  16.0
The Altera SoC Abstraction Layer (SoCAL) API Reference Manual
 All Data Structures Variables Typedefs Groups
Register : Interrupt Enable Register - gpio_inten

Description

Allows each bit of Port A to be configured to generate an interrupt or not.

Register Layout

Bits Access Reset Description
[0] RW 0x0 Interrupt Enable Field (nSTATUS)
[1] RW 0x0 Interrupt Enable Field (CONF_DONE)
[2] RW 0x0 Interrupt Enable Field (INIT_DONE)
[3] RW 0x0 Interrupt Enable Field (CRC_ERROR)
[4] RW 0x0 Interrupt Enable Field (CVP_CONF_DONE)
[5] RW 0x0 Interrupt Enable Field (PR_READY)
[6] RW 0x0 Interrupt Enable Field (PR_ERROR)
[7] RW 0x0 Interrupt Enable Field (PR_DONE)
[8] RW 0x0 Interrupt Enable Field (nCONFIG Pin)
[9] RW 0x0 Interrupt Enable Field (nSTATUS Pin)
[10] RW 0x0 Interrupt Enable Field (CONF_DONE Pin)
[11] RW 0x0 Interrupt Enable Field (FPGA_POWER_ON)
[31:12] ??? 0x0 UNDEFINED

Field : Interrupt Enable Field (nSTATUS) - ns

Enables interrupt generation for nSTATUS

Field Enumeration Values:

Enum Value Description
ALT_MON_GPIO_INTEN_NS_E_DIS 0x0 Disable Interrupt
ALT_MON_GPIO_INTEN_NS_E_EN 0x1 Enable Interrupt

Field Access Macros:

#define ALT_MON_GPIO_INTEN_NS_E_DIS   0x0
 
#define ALT_MON_GPIO_INTEN_NS_E_EN   0x1
 
#define ALT_MON_GPIO_INTEN_NS_LSB   0
 
#define ALT_MON_GPIO_INTEN_NS_MSB   0
 
#define ALT_MON_GPIO_INTEN_NS_WIDTH   1
 
#define ALT_MON_GPIO_INTEN_NS_SET_MSK   0x00000001
 
#define ALT_MON_GPIO_INTEN_NS_CLR_MSK   0xfffffffe
 
#define ALT_MON_GPIO_INTEN_NS_RESET   0x0
 
#define ALT_MON_GPIO_INTEN_NS_GET(value)   (((value) & 0x00000001) >> 0)
 
#define ALT_MON_GPIO_INTEN_NS_SET(value)   (((value) << 0) & 0x00000001)
 

Field : Interrupt Enable Field (CONF_DONE) - cd

Enables interrupt generation for CONF_DONE

Field Enumeration Values:

Enum Value Description
ALT_MON_GPIO_INTEN_CD_E_DIS 0x0 Disable Interrupt
ALT_MON_GPIO_INTEN_CD_E_EN 0x1 Enable Interrupt

Field Access Macros:

#define ALT_MON_GPIO_INTEN_CD_E_DIS   0x0
 
#define ALT_MON_GPIO_INTEN_CD_E_EN   0x1
 
#define ALT_MON_GPIO_INTEN_CD_LSB   1
 
#define ALT_MON_GPIO_INTEN_CD_MSB   1
 
#define ALT_MON_GPIO_INTEN_CD_WIDTH   1
 
#define ALT_MON_GPIO_INTEN_CD_SET_MSK   0x00000002
 
#define ALT_MON_GPIO_INTEN_CD_CLR_MSK   0xfffffffd
 
#define ALT_MON_GPIO_INTEN_CD_RESET   0x0
 
#define ALT_MON_GPIO_INTEN_CD_GET(value)   (((value) & 0x00000002) >> 1)
 
#define ALT_MON_GPIO_INTEN_CD_SET(value)   (((value) << 1) & 0x00000002)
 

Field : Interrupt Enable Field (INIT_DONE) - id

Enables interrupt generation for INIT_DONE

Field Enumeration Values:

Enum Value Description
ALT_MON_GPIO_INTEN_ID_E_DIS 0x0 Disable Interrupt
ALT_MON_GPIO_INTEN_ID_E_EN 0x1 Enable Interrupt

Field Access Macros:

#define ALT_MON_GPIO_INTEN_ID_E_DIS   0x0
 
#define ALT_MON_GPIO_INTEN_ID_E_EN   0x1
 
#define ALT_MON_GPIO_INTEN_ID_LSB   2
 
#define ALT_MON_GPIO_INTEN_ID_MSB   2
 
#define ALT_MON_GPIO_INTEN_ID_WIDTH   1
 
#define ALT_MON_GPIO_INTEN_ID_SET_MSK   0x00000004
 
#define ALT_MON_GPIO_INTEN_ID_CLR_MSK   0xfffffffb
 
#define ALT_MON_GPIO_INTEN_ID_RESET   0x0
 
#define ALT_MON_GPIO_INTEN_ID_GET(value)   (((value) & 0x00000004) >> 2)
 
#define ALT_MON_GPIO_INTEN_ID_SET(value)   (((value) << 2) & 0x00000004)
 

Field : Interrupt Enable Field (CRC_ERROR) - crc

Enables interrupt generation for CRC_ERROR

Field Enumeration Values:

Enum Value Description
ALT_MON_GPIO_INTEN_CRC_E_DIS 0x0 Disable Interrupt
ALT_MON_GPIO_INTEN_CRC_E_EN 0x1 Enable Interrupt

Field Access Macros:

#define ALT_MON_GPIO_INTEN_CRC_E_DIS   0x0
 
#define ALT_MON_GPIO_INTEN_CRC_E_EN   0x1
 
#define ALT_MON_GPIO_INTEN_CRC_LSB   3
 
#define ALT_MON_GPIO_INTEN_CRC_MSB   3
 
#define ALT_MON_GPIO_INTEN_CRC_WIDTH   1
 
#define ALT_MON_GPIO_INTEN_CRC_SET_MSK   0x00000008
 
#define ALT_MON_GPIO_INTEN_CRC_CLR_MSK   0xfffffff7
 
#define ALT_MON_GPIO_INTEN_CRC_RESET   0x0
 
#define ALT_MON_GPIO_INTEN_CRC_GET(value)   (((value) & 0x00000008) >> 3)
 
#define ALT_MON_GPIO_INTEN_CRC_SET(value)   (((value) << 3) & 0x00000008)
 

Field : Interrupt Enable Field (CVP_CONF_DONE) - ccd

Enables interrupt generation for CVP_CONF_DONE

Field Enumeration Values:

Enum Value Description
ALT_MON_GPIO_INTEN_CCD_E_DIS 0x0 Disable Interrupt
ALT_MON_GPIO_INTEN_CCD_E_EN 0x1 Enable Interrupt

Field Access Macros:

#define ALT_MON_GPIO_INTEN_CCD_E_DIS   0x0
 
#define ALT_MON_GPIO_INTEN_CCD_E_EN   0x1
 
#define ALT_MON_GPIO_INTEN_CCD_LSB   4
 
#define ALT_MON_GPIO_INTEN_CCD_MSB   4
 
#define ALT_MON_GPIO_INTEN_CCD_WIDTH   1
 
#define ALT_MON_GPIO_INTEN_CCD_SET_MSK   0x00000010
 
#define ALT_MON_GPIO_INTEN_CCD_CLR_MSK   0xffffffef
 
#define ALT_MON_GPIO_INTEN_CCD_RESET   0x0
 
#define ALT_MON_GPIO_INTEN_CCD_GET(value)   (((value) & 0x00000010) >> 4)
 
#define ALT_MON_GPIO_INTEN_CCD_SET(value)   (((value) << 4) & 0x00000010)
 

Field : Interrupt Enable Field (PR_READY) - prr

Enables interrupt generation for PR_READY

Field Enumeration Values:

Enum Value Description
ALT_MON_GPIO_INTEN_PRR_E_DIS 0x0 Disable Interrupt
ALT_MON_GPIO_INTEN_PRR_E_EN 0x1 Enable Interrupt

Field Access Macros:

#define ALT_MON_GPIO_INTEN_PRR_E_DIS   0x0
 
#define ALT_MON_GPIO_INTEN_PRR_E_EN   0x1
 
#define ALT_MON_GPIO_INTEN_PRR_LSB   5
 
#define ALT_MON_GPIO_INTEN_PRR_MSB   5
 
#define ALT_MON_GPIO_INTEN_PRR_WIDTH   1
 
#define ALT_MON_GPIO_INTEN_PRR_SET_MSK   0x00000020
 
#define ALT_MON_GPIO_INTEN_PRR_CLR_MSK   0xffffffdf
 
#define ALT_MON_GPIO_INTEN_PRR_RESET   0x0
 
#define ALT_MON_GPIO_INTEN_PRR_GET(value)   (((value) & 0x00000020) >> 5)
 
#define ALT_MON_GPIO_INTEN_PRR_SET(value)   (((value) << 5) & 0x00000020)
 

Field : Interrupt Enable Field (PR_ERROR) - pre

Enables interrupt generation for PR_ERROR

Field Enumeration Values:

Enum Value Description
ALT_MON_GPIO_INTEN_PRE_E_DIS 0x0 Disable Interrupt
ALT_MON_GPIO_INTEN_PRE_E_EN 0x1 Enable Interrupt

Field Access Macros:

#define ALT_MON_GPIO_INTEN_PRE_E_DIS   0x0
 
#define ALT_MON_GPIO_INTEN_PRE_E_EN   0x1
 
#define ALT_MON_GPIO_INTEN_PRE_LSB   6
 
#define ALT_MON_GPIO_INTEN_PRE_MSB   6
 
#define ALT_MON_GPIO_INTEN_PRE_WIDTH   1
 
#define ALT_MON_GPIO_INTEN_PRE_SET_MSK   0x00000040
 
#define ALT_MON_GPIO_INTEN_PRE_CLR_MSK   0xffffffbf
 
#define ALT_MON_GPIO_INTEN_PRE_RESET   0x0
 
#define ALT_MON_GPIO_INTEN_PRE_GET(value)   (((value) & 0x00000040) >> 6)
 
#define ALT_MON_GPIO_INTEN_PRE_SET(value)   (((value) << 6) & 0x00000040)
 

Field : Interrupt Enable Field (PR_DONE) - prd

Enables interrupt generation for PR_DONE

Field Enumeration Values:

Enum Value Description
ALT_MON_GPIO_INTEN_PRD_E_DIS 0x0 Disable Interrupt
ALT_MON_GPIO_INTEN_PRD_E_EN 0x1 Enable Interrupt

Field Access Macros:

#define ALT_MON_GPIO_INTEN_PRD_E_DIS   0x0
 
#define ALT_MON_GPIO_INTEN_PRD_E_EN   0x1
 
#define ALT_MON_GPIO_INTEN_PRD_LSB   7
 
#define ALT_MON_GPIO_INTEN_PRD_MSB   7
 
#define ALT_MON_GPIO_INTEN_PRD_WIDTH   1
 
#define ALT_MON_GPIO_INTEN_PRD_SET_MSK   0x00000080
 
#define ALT_MON_GPIO_INTEN_PRD_CLR_MSK   0xffffff7f
 
#define ALT_MON_GPIO_INTEN_PRD_RESET   0x0
 
#define ALT_MON_GPIO_INTEN_PRD_GET(value)   (((value) & 0x00000080) >> 7)
 
#define ALT_MON_GPIO_INTEN_PRD_SET(value)   (((value) << 7) & 0x00000080)
 

Field : Interrupt Enable Field (nCONFIG Pin) - ncp

Enables interrupt generation for nCONFIG Pin

Field Enumeration Values:

Enum Value Description
ALT_MON_GPIO_INTEN_NCP_E_DIS 0x0 Disable Interrupt
ALT_MON_GPIO_INTEN_NCP_E_EN 0x1 Enable Interrupt

Field Access Macros:

#define ALT_MON_GPIO_INTEN_NCP_E_DIS   0x0
 
#define ALT_MON_GPIO_INTEN_NCP_E_EN   0x1
 
#define ALT_MON_GPIO_INTEN_NCP_LSB   8
 
#define ALT_MON_GPIO_INTEN_NCP_MSB   8
 
#define ALT_MON_GPIO_INTEN_NCP_WIDTH   1
 
#define ALT_MON_GPIO_INTEN_NCP_SET_MSK   0x00000100
 
#define ALT_MON_GPIO_INTEN_NCP_CLR_MSK   0xfffffeff
 
#define ALT_MON_GPIO_INTEN_NCP_RESET   0x0
 
#define ALT_MON_GPIO_INTEN_NCP_GET(value)   (((value) & 0x00000100) >> 8)
 
#define ALT_MON_GPIO_INTEN_NCP_SET(value)   (((value) << 8) & 0x00000100)
 

Field : Interrupt Enable Field (nSTATUS Pin) - nsp

Enables interrupt generation for nSTATUS Pin

Field Enumeration Values:

Enum Value Description
ALT_MON_GPIO_INTEN_NSP_E_DIS 0x0 Disable Interrupt
ALT_MON_GPIO_INTEN_NSP_E_EN 0x1 Enable Interrupt

Field Access Macros:

#define ALT_MON_GPIO_INTEN_NSP_E_DIS   0x0
 
#define ALT_MON_GPIO_INTEN_NSP_E_EN   0x1
 
#define ALT_MON_GPIO_INTEN_NSP_LSB   9
 
#define ALT_MON_GPIO_INTEN_NSP_MSB   9
 
#define ALT_MON_GPIO_INTEN_NSP_WIDTH   1
 
#define ALT_MON_GPIO_INTEN_NSP_SET_MSK   0x00000200
 
#define ALT_MON_GPIO_INTEN_NSP_CLR_MSK   0xfffffdff
 
#define ALT_MON_GPIO_INTEN_NSP_RESET   0x0
 
#define ALT_MON_GPIO_INTEN_NSP_GET(value)   (((value) & 0x00000200) >> 9)
 
#define ALT_MON_GPIO_INTEN_NSP_SET(value)   (((value) << 9) & 0x00000200)
 

Field : Interrupt Enable Field (CONF_DONE Pin) - cdp

Enables interrupt generation for CONF_DONE Pin

Field Enumeration Values:

Enum Value Description
ALT_MON_GPIO_INTEN_CDP_E_DIS 0x0 Disable Interrupt
ALT_MON_GPIO_INTEN_CDP_E_EN 0x1 Enable Interrupt

Field Access Macros:

#define ALT_MON_GPIO_INTEN_CDP_E_DIS   0x0
 
#define ALT_MON_GPIO_INTEN_CDP_E_EN   0x1
 
#define ALT_MON_GPIO_INTEN_CDP_LSB   10
 
#define ALT_MON_GPIO_INTEN_CDP_MSB   10
 
#define ALT_MON_GPIO_INTEN_CDP_WIDTH   1
 
#define ALT_MON_GPIO_INTEN_CDP_SET_MSK   0x00000400
 
#define ALT_MON_GPIO_INTEN_CDP_CLR_MSK   0xfffffbff
 
#define ALT_MON_GPIO_INTEN_CDP_RESET   0x0
 
#define ALT_MON_GPIO_INTEN_CDP_GET(value)   (((value) & 0x00000400) >> 10)
 
#define ALT_MON_GPIO_INTEN_CDP_SET(value)   (((value) << 10) & 0x00000400)
 

Field : Interrupt Enable Field (FPGA_POWER_ON) - fpo

Enables interrupt generation for FPGA_POWER_ON

Field Enumeration Values:

Enum Value Description
ALT_MON_GPIO_INTEN_FPO_E_DIS 0x0 Disable Interrupt
ALT_MON_GPIO_INTEN_FPO_E_EN 0x1 Enable Interrupt

Field Access Macros:

#define ALT_MON_GPIO_INTEN_FPO_E_DIS   0x0
 
#define ALT_MON_GPIO_INTEN_FPO_E_EN   0x1
 
#define ALT_MON_GPIO_INTEN_FPO_LSB   11
 
#define ALT_MON_GPIO_INTEN_FPO_MSB   11
 
#define ALT_MON_GPIO_INTEN_FPO_WIDTH   1
 
#define ALT_MON_GPIO_INTEN_FPO_SET_MSK   0x00000800
 
#define ALT_MON_GPIO_INTEN_FPO_CLR_MSK   0xfffff7ff
 
#define ALT_MON_GPIO_INTEN_FPO_RESET   0x0
 
#define ALT_MON_GPIO_INTEN_FPO_GET(value)   (((value) & 0x00000800) >> 11)
 
#define ALT_MON_GPIO_INTEN_FPO_SET(value)   (((value) << 11) & 0x00000800)
 

Data Structures

struct  ALT_MON_GPIO_INTEN_s
 

Macros

#define ALT_MON_GPIO_INTEN_OFST   0x30
 
#define ALT_MON_GPIO_INTEN_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_INTEN_OFST))
 

Typedefs

typedef struct ALT_MON_GPIO_INTEN_s ALT_MON_GPIO_INTEN_t
 

Data Structure Documentation

struct ALT_MON_GPIO_INTEN_s

WARNING: The C register and register group struct declarations are provided for convenience and illustrative purposes. They should, however, be used with caution as the C language standard provides no guarantees about the alignment or atomicity of device memory accesses. The recommended practice for writing hardware drivers is to use the SoCAL access macros and alt_read_word() and alt_write_word() functions.

The struct declaration for register ALT_MON_GPIO_INTEN.

Data Fields
uint32_t ns: 1 Interrupt Enable Field (nSTATUS)
uint32_t cd: 1 Interrupt Enable Field (CONF_DONE)
uint32_t id: 1 Interrupt Enable Field (INIT_DONE)
uint32_t crc: 1 Interrupt Enable Field (CRC_ERROR)
uint32_t ccd: 1 Interrupt Enable Field (CVP_CONF_DONE)
uint32_t prr: 1 Interrupt Enable Field (PR_READY)
uint32_t pre: 1 Interrupt Enable Field (PR_ERROR)
uint32_t prd: 1 Interrupt Enable Field (PR_DONE)
uint32_t ncp: 1 Interrupt Enable Field (nCONFIG Pin)
uint32_t nsp: 1 Interrupt Enable Field (nSTATUS Pin)
uint32_t cdp: 1 Interrupt Enable Field (CONF_DONE Pin)
uint32_t fpo: 1 Interrupt Enable Field (FPGA_POWER_ON)
uint32_t __pad0__: 20 UNDEFINED

Macro Definitions

#define ALT_MON_GPIO_INTEN_NS_E_DIS   0x0

Enumerated value for register field ALT_MON_GPIO_INTEN_NS

Disable Interrupt

#define ALT_MON_GPIO_INTEN_NS_E_EN   0x1

Enumerated value for register field ALT_MON_GPIO_INTEN_NS

Enable Interrupt

#define ALT_MON_GPIO_INTEN_NS_LSB   0

The Least Significant Bit (LSB) position of the ALT_MON_GPIO_INTEN_NS register field.

#define ALT_MON_GPIO_INTEN_NS_MSB   0

The Most Significant Bit (MSB) position of the ALT_MON_GPIO_INTEN_NS register field.

#define ALT_MON_GPIO_INTEN_NS_WIDTH   1

The width in bits of the ALT_MON_GPIO_INTEN_NS register field.

#define ALT_MON_GPIO_INTEN_NS_SET_MSK   0x00000001

The mask used to set the ALT_MON_GPIO_INTEN_NS register field value.

#define ALT_MON_GPIO_INTEN_NS_CLR_MSK   0xfffffffe

The mask used to clear the ALT_MON_GPIO_INTEN_NS register field value.

#define ALT_MON_GPIO_INTEN_NS_RESET   0x0

The reset value of the ALT_MON_GPIO_INTEN_NS register field.

#define ALT_MON_GPIO_INTEN_NS_GET (   value)    (((value) & 0x00000001) >> 0)

Extracts the ALT_MON_GPIO_INTEN_NS field value from a register.

#define ALT_MON_GPIO_INTEN_NS_SET (   value)    (((value) << 0) & 0x00000001)

Produces a ALT_MON_GPIO_INTEN_NS register field value suitable for setting the register.

#define ALT_MON_GPIO_INTEN_CD_E_DIS   0x0

Enumerated value for register field ALT_MON_GPIO_INTEN_CD

Disable Interrupt

#define ALT_MON_GPIO_INTEN_CD_E_EN   0x1

Enumerated value for register field ALT_MON_GPIO_INTEN_CD

Enable Interrupt

#define ALT_MON_GPIO_INTEN_CD_LSB   1

The Least Significant Bit (LSB) position of the ALT_MON_GPIO_INTEN_CD register field.

#define ALT_MON_GPIO_INTEN_CD_MSB   1

The Most Significant Bit (MSB) position of the ALT_MON_GPIO_INTEN_CD register field.

#define ALT_MON_GPIO_INTEN_CD_WIDTH   1

The width in bits of the ALT_MON_GPIO_INTEN_CD register field.

#define ALT_MON_GPIO_INTEN_CD_SET_MSK   0x00000002

The mask used to set the ALT_MON_GPIO_INTEN_CD register field value.

#define ALT_MON_GPIO_INTEN_CD_CLR_MSK   0xfffffffd

The mask used to clear the ALT_MON_GPIO_INTEN_CD register field value.

#define ALT_MON_GPIO_INTEN_CD_RESET   0x0

The reset value of the ALT_MON_GPIO_INTEN_CD register field.

#define ALT_MON_GPIO_INTEN_CD_GET (   value)    (((value) & 0x00000002) >> 1)

Extracts the ALT_MON_GPIO_INTEN_CD field value from a register.

#define ALT_MON_GPIO_INTEN_CD_SET (   value)    (((value) << 1) & 0x00000002)

Produces a ALT_MON_GPIO_INTEN_CD register field value suitable for setting the register.

#define ALT_MON_GPIO_INTEN_ID_E_DIS   0x0

Enumerated value for register field ALT_MON_GPIO_INTEN_ID

Disable Interrupt

#define ALT_MON_GPIO_INTEN_ID_E_EN   0x1

Enumerated value for register field ALT_MON_GPIO_INTEN_ID

Enable Interrupt

#define ALT_MON_GPIO_INTEN_ID_LSB   2

The Least Significant Bit (LSB) position of the ALT_MON_GPIO_INTEN_ID register field.

#define ALT_MON_GPIO_INTEN_ID_MSB   2

The Most Significant Bit (MSB) position of the ALT_MON_GPIO_INTEN_ID register field.

#define ALT_MON_GPIO_INTEN_ID_WIDTH   1

The width in bits of the ALT_MON_GPIO_INTEN_ID register field.

#define ALT_MON_GPIO_INTEN_ID_SET_MSK   0x00000004

The mask used to set the ALT_MON_GPIO_INTEN_ID register field value.

#define ALT_MON_GPIO_INTEN_ID_CLR_MSK   0xfffffffb

The mask used to clear the ALT_MON_GPIO_INTEN_ID register field value.

#define ALT_MON_GPIO_INTEN_ID_RESET   0x0

The reset value of the ALT_MON_GPIO_INTEN_ID register field.

#define ALT_MON_GPIO_INTEN_ID_GET (   value)    (((value) & 0x00000004) >> 2)

Extracts the ALT_MON_GPIO_INTEN_ID field value from a register.

#define ALT_MON_GPIO_INTEN_ID_SET (   value)    (((value) << 2) & 0x00000004)

Produces a ALT_MON_GPIO_INTEN_ID register field value suitable for setting the register.

#define ALT_MON_GPIO_INTEN_CRC_E_DIS   0x0

Enumerated value for register field ALT_MON_GPIO_INTEN_CRC

Disable Interrupt

#define ALT_MON_GPIO_INTEN_CRC_E_EN   0x1

Enumerated value for register field ALT_MON_GPIO_INTEN_CRC

Enable Interrupt

#define ALT_MON_GPIO_INTEN_CRC_LSB   3

The Least Significant Bit (LSB) position of the ALT_MON_GPIO_INTEN_CRC register field.

#define ALT_MON_GPIO_INTEN_CRC_MSB   3

The Most Significant Bit (MSB) position of the ALT_MON_GPIO_INTEN_CRC register field.

#define ALT_MON_GPIO_INTEN_CRC_WIDTH   1

The width in bits of the ALT_MON_GPIO_INTEN_CRC register field.

#define ALT_MON_GPIO_INTEN_CRC_SET_MSK   0x00000008

The mask used to set the ALT_MON_GPIO_INTEN_CRC register field value.

#define ALT_MON_GPIO_INTEN_CRC_CLR_MSK   0xfffffff7

The mask used to clear the ALT_MON_GPIO_INTEN_CRC register field value.

#define ALT_MON_GPIO_INTEN_CRC_RESET   0x0

The reset value of the ALT_MON_GPIO_INTEN_CRC register field.

#define ALT_MON_GPIO_INTEN_CRC_GET (   value)    (((value) & 0x00000008) >> 3)

Extracts the ALT_MON_GPIO_INTEN_CRC field value from a register.

#define ALT_MON_GPIO_INTEN_CRC_SET (   value)    (((value) << 3) & 0x00000008)

Produces a ALT_MON_GPIO_INTEN_CRC register field value suitable for setting the register.

#define ALT_MON_GPIO_INTEN_CCD_E_DIS   0x0

Enumerated value for register field ALT_MON_GPIO_INTEN_CCD

Disable Interrupt

#define ALT_MON_GPIO_INTEN_CCD_E_EN   0x1

Enumerated value for register field ALT_MON_GPIO_INTEN_CCD

Enable Interrupt

#define ALT_MON_GPIO_INTEN_CCD_LSB   4

The Least Significant Bit (LSB) position of the ALT_MON_GPIO_INTEN_CCD register field.

#define ALT_MON_GPIO_INTEN_CCD_MSB   4

The Most Significant Bit (MSB) position of the ALT_MON_GPIO_INTEN_CCD register field.

#define ALT_MON_GPIO_INTEN_CCD_WIDTH   1

The width in bits of the ALT_MON_GPIO_INTEN_CCD register field.

#define ALT_MON_GPIO_INTEN_CCD_SET_MSK   0x00000010

The mask used to set the ALT_MON_GPIO_INTEN_CCD register field value.

#define ALT_MON_GPIO_INTEN_CCD_CLR_MSK   0xffffffef

The mask used to clear the ALT_MON_GPIO_INTEN_CCD register field value.

#define ALT_MON_GPIO_INTEN_CCD_RESET   0x0

The reset value of the ALT_MON_GPIO_INTEN_CCD register field.

#define ALT_MON_GPIO_INTEN_CCD_GET (   value)    (((value) & 0x00000010) >> 4)

Extracts the ALT_MON_GPIO_INTEN_CCD field value from a register.

#define ALT_MON_GPIO_INTEN_CCD_SET (   value)    (((value) << 4) & 0x00000010)

Produces a ALT_MON_GPIO_INTEN_CCD register field value suitable for setting the register.

#define ALT_MON_GPIO_INTEN_PRR_E_DIS   0x0

Enumerated value for register field ALT_MON_GPIO_INTEN_PRR

Disable Interrupt

#define ALT_MON_GPIO_INTEN_PRR_E_EN   0x1

Enumerated value for register field ALT_MON_GPIO_INTEN_PRR

Enable Interrupt

#define ALT_MON_GPIO_INTEN_PRR_LSB   5

The Least Significant Bit (LSB) position of the ALT_MON_GPIO_INTEN_PRR register field.

#define ALT_MON_GPIO_INTEN_PRR_MSB   5

The Most Significant Bit (MSB) position of the ALT_MON_GPIO_INTEN_PRR register field.

#define ALT_MON_GPIO_INTEN_PRR_WIDTH   1

The width in bits of the ALT_MON_GPIO_INTEN_PRR register field.

#define ALT_MON_GPIO_INTEN_PRR_SET_MSK   0x00000020

The mask used to set the ALT_MON_GPIO_INTEN_PRR register field value.

#define ALT_MON_GPIO_INTEN_PRR_CLR_MSK   0xffffffdf

The mask used to clear the ALT_MON_GPIO_INTEN_PRR register field value.

#define ALT_MON_GPIO_INTEN_PRR_RESET   0x0

The reset value of the ALT_MON_GPIO_INTEN_PRR register field.

#define ALT_MON_GPIO_INTEN_PRR_GET (   value)    (((value) & 0x00000020) >> 5)

Extracts the ALT_MON_GPIO_INTEN_PRR field value from a register.

#define ALT_MON_GPIO_INTEN_PRR_SET (   value)    (((value) << 5) & 0x00000020)

Produces a ALT_MON_GPIO_INTEN_PRR register field value suitable for setting the register.

#define ALT_MON_GPIO_INTEN_PRE_E_DIS   0x0

Enumerated value for register field ALT_MON_GPIO_INTEN_PRE

Disable Interrupt

#define ALT_MON_GPIO_INTEN_PRE_E_EN   0x1

Enumerated value for register field ALT_MON_GPIO_INTEN_PRE

Enable Interrupt

#define ALT_MON_GPIO_INTEN_PRE_LSB   6

The Least Significant Bit (LSB) position of the ALT_MON_GPIO_INTEN_PRE register field.

#define ALT_MON_GPIO_INTEN_PRE_MSB   6

The Most Significant Bit (MSB) position of the ALT_MON_GPIO_INTEN_PRE register field.

#define ALT_MON_GPIO_INTEN_PRE_WIDTH   1

The width in bits of the ALT_MON_GPIO_INTEN_PRE register field.

#define ALT_MON_GPIO_INTEN_PRE_SET_MSK   0x00000040

The mask used to set the ALT_MON_GPIO_INTEN_PRE register field value.

#define ALT_MON_GPIO_INTEN_PRE_CLR_MSK   0xffffffbf

The mask used to clear the ALT_MON_GPIO_INTEN_PRE register field value.

#define ALT_MON_GPIO_INTEN_PRE_RESET   0x0

The reset value of the ALT_MON_GPIO_INTEN_PRE register field.

#define ALT_MON_GPIO_INTEN_PRE_GET (   value)    (((value) & 0x00000040) >> 6)

Extracts the ALT_MON_GPIO_INTEN_PRE field value from a register.

#define ALT_MON_GPIO_INTEN_PRE_SET (   value)    (((value) << 6) & 0x00000040)

Produces a ALT_MON_GPIO_INTEN_PRE register field value suitable for setting the register.

#define ALT_MON_GPIO_INTEN_PRD_E_DIS   0x0

Enumerated value for register field ALT_MON_GPIO_INTEN_PRD

Disable Interrupt

#define ALT_MON_GPIO_INTEN_PRD_E_EN   0x1

Enumerated value for register field ALT_MON_GPIO_INTEN_PRD

Enable Interrupt

#define ALT_MON_GPIO_INTEN_PRD_LSB   7

The Least Significant Bit (LSB) position of the ALT_MON_GPIO_INTEN_PRD register field.

#define ALT_MON_GPIO_INTEN_PRD_MSB   7

The Most Significant Bit (MSB) position of the ALT_MON_GPIO_INTEN_PRD register field.

#define ALT_MON_GPIO_INTEN_PRD_WIDTH   1

The width in bits of the ALT_MON_GPIO_INTEN_PRD register field.

#define ALT_MON_GPIO_INTEN_PRD_SET_MSK   0x00000080

The mask used to set the ALT_MON_GPIO_INTEN_PRD register field value.

#define ALT_MON_GPIO_INTEN_PRD_CLR_MSK   0xffffff7f

The mask used to clear the ALT_MON_GPIO_INTEN_PRD register field value.

#define ALT_MON_GPIO_INTEN_PRD_RESET   0x0

The reset value of the ALT_MON_GPIO_INTEN_PRD register field.

#define ALT_MON_GPIO_INTEN_PRD_GET (   value)    (((value) & 0x00000080) >> 7)

Extracts the ALT_MON_GPIO_INTEN_PRD field value from a register.

#define ALT_MON_GPIO_INTEN_PRD_SET (   value)    (((value) << 7) & 0x00000080)

Produces a ALT_MON_GPIO_INTEN_PRD register field value suitable for setting the register.

#define ALT_MON_GPIO_INTEN_NCP_E_DIS   0x0

Enumerated value for register field ALT_MON_GPIO_INTEN_NCP

Disable Interrupt

#define ALT_MON_GPIO_INTEN_NCP_E_EN   0x1

Enumerated value for register field ALT_MON_GPIO_INTEN_NCP

Enable Interrupt

#define ALT_MON_GPIO_INTEN_NCP_LSB   8

The Least Significant Bit (LSB) position of the ALT_MON_GPIO_INTEN_NCP register field.

#define ALT_MON_GPIO_INTEN_NCP_MSB   8

The Most Significant Bit (MSB) position of the ALT_MON_GPIO_INTEN_NCP register field.

#define ALT_MON_GPIO_INTEN_NCP_WIDTH   1

The width in bits of the ALT_MON_GPIO_INTEN_NCP register field.

#define ALT_MON_GPIO_INTEN_NCP_SET_MSK   0x00000100

The mask used to set the ALT_MON_GPIO_INTEN_NCP register field value.

#define ALT_MON_GPIO_INTEN_NCP_CLR_MSK   0xfffffeff

The mask used to clear the ALT_MON_GPIO_INTEN_NCP register field value.

#define ALT_MON_GPIO_INTEN_NCP_RESET   0x0

The reset value of the ALT_MON_GPIO_INTEN_NCP register field.

#define ALT_MON_GPIO_INTEN_NCP_GET (   value)    (((value) & 0x00000100) >> 8)

Extracts the ALT_MON_GPIO_INTEN_NCP field value from a register.

#define ALT_MON_GPIO_INTEN_NCP_SET (   value)    (((value) << 8) & 0x00000100)

Produces a ALT_MON_GPIO_INTEN_NCP register field value suitable for setting the register.

#define ALT_MON_GPIO_INTEN_NSP_E_DIS   0x0

Enumerated value for register field ALT_MON_GPIO_INTEN_NSP

Disable Interrupt

#define ALT_MON_GPIO_INTEN_NSP_E_EN   0x1

Enumerated value for register field ALT_MON_GPIO_INTEN_NSP

Enable Interrupt

#define ALT_MON_GPIO_INTEN_NSP_LSB   9

The Least Significant Bit (LSB) position of the ALT_MON_GPIO_INTEN_NSP register field.

#define ALT_MON_GPIO_INTEN_NSP_MSB   9

The Most Significant Bit (MSB) position of the ALT_MON_GPIO_INTEN_NSP register field.

#define ALT_MON_GPIO_INTEN_NSP_WIDTH   1

The width in bits of the ALT_MON_GPIO_INTEN_NSP register field.

#define ALT_MON_GPIO_INTEN_NSP_SET_MSK   0x00000200

The mask used to set the ALT_MON_GPIO_INTEN_NSP register field value.

#define ALT_MON_GPIO_INTEN_NSP_CLR_MSK   0xfffffdff

The mask used to clear the ALT_MON_GPIO_INTEN_NSP register field value.

#define ALT_MON_GPIO_INTEN_NSP_RESET   0x0

The reset value of the ALT_MON_GPIO_INTEN_NSP register field.

#define ALT_MON_GPIO_INTEN_NSP_GET (   value)    (((value) & 0x00000200) >> 9)

Extracts the ALT_MON_GPIO_INTEN_NSP field value from a register.

#define ALT_MON_GPIO_INTEN_NSP_SET (   value)    (((value) << 9) & 0x00000200)

Produces a ALT_MON_GPIO_INTEN_NSP register field value suitable for setting the register.

#define ALT_MON_GPIO_INTEN_CDP_E_DIS   0x0

Enumerated value for register field ALT_MON_GPIO_INTEN_CDP

Disable Interrupt

#define ALT_MON_GPIO_INTEN_CDP_E_EN   0x1

Enumerated value for register field ALT_MON_GPIO_INTEN_CDP

Enable Interrupt

#define ALT_MON_GPIO_INTEN_CDP_LSB   10

The Least Significant Bit (LSB) position of the ALT_MON_GPIO_INTEN_CDP register field.

#define ALT_MON_GPIO_INTEN_CDP_MSB   10

The Most Significant Bit (MSB) position of the ALT_MON_GPIO_INTEN_CDP register field.

#define ALT_MON_GPIO_INTEN_CDP_WIDTH   1

The width in bits of the ALT_MON_GPIO_INTEN_CDP register field.

#define ALT_MON_GPIO_INTEN_CDP_SET_MSK   0x00000400

The mask used to set the ALT_MON_GPIO_INTEN_CDP register field value.

#define ALT_MON_GPIO_INTEN_CDP_CLR_MSK   0xfffffbff

The mask used to clear the ALT_MON_GPIO_INTEN_CDP register field value.

#define ALT_MON_GPIO_INTEN_CDP_RESET   0x0

The reset value of the ALT_MON_GPIO_INTEN_CDP register field.

#define ALT_MON_GPIO_INTEN_CDP_GET (   value)    (((value) & 0x00000400) >> 10)

Extracts the ALT_MON_GPIO_INTEN_CDP field value from a register.

#define ALT_MON_GPIO_INTEN_CDP_SET (   value)    (((value) << 10) & 0x00000400)

Produces a ALT_MON_GPIO_INTEN_CDP register field value suitable for setting the register.

#define ALT_MON_GPIO_INTEN_FPO_E_DIS   0x0

Enumerated value for register field ALT_MON_GPIO_INTEN_FPO

Disable Interrupt

#define ALT_MON_GPIO_INTEN_FPO_E_EN   0x1

Enumerated value for register field ALT_MON_GPIO_INTEN_FPO

Enable Interrupt

#define ALT_MON_GPIO_INTEN_FPO_LSB   11

The Least Significant Bit (LSB) position of the ALT_MON_GPIO_INTEN_FPO register field.

#define ALT_MON_GPIO_INTEN_FPO_MSB   11

The Most Significant Bit (MSB) position of the ALT_MON_GPIO_INTEN_FPO register field.

#define ALT_MON_GPIO_INTEN_FPO_WIDTH   1

The width in bits of the ALT_MON_GPIO_INTEN_FPO register field.

#define ALT_MON_GPIO_INTEN_FPO_SET_MSK   0x00000800

The mask used to set the ALT_MON_GPIO_INTEN_FPO register field value.

#define ALT_MON_GPIO_INTEN_FPO_CLR_MSK   0xfffff7ff

The mask used to clear the ALT_MON_GPIO_INTEN_FPO register field value.

#define ALT_MON_GPIO_INTEN_FPO_RESET   0x0

The reset value of the ALT_MON_GPIO_INTEN_FPO register field.

#define ALT_MON_GPIO_INTEN_FPO_GET (   value)    (((value) & 0x00000800) >> 11)

Extracts the ALT_MON_GPIO_INTEN_FPO field value from a register.

#define ALT_MON_GPIO_INTEN_FPO_SET (   value)    (((value) << 11) & 0x00000800)

Produces a ALT_MON_GPIO_INTEN_FPO register field value suitable for setting the register.

#define ALT_MON_GPIO_INTEN_OFST   0x30

The byte offset of the ALT_MON_GPIO_INTEN register from the beginning of the component.

#define ALT_MON_GPIO_INTEN_ADDR (   base)    ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_INTEN_OFST))

The address of the ALT_MON_GPIO_INTEN register.

Typedef Documentation

The typedef declaration for register ALT_MON_GPIO_INTEN.