Altera SoCAL  16.0
The Altera SoC Abstraction Layer (SoCAL) API Reference Manual
 All Data Structures Variables Typedefs Groups
alt_gpio.h
1 /***********************************************************************************
2 * *
3 * Copyright 2013-2015 Altera Corporation. All Rights Reserved. *
4 * *
5 * Redistribution and use in source and binary forms, with or without *
6 * modification, are permitted provided that the following conditions are met: *
7 * *
8 * 1. Redistributions of source code must retain the above copyright notice, *
9 * this list of conditions and the following disclaimer. *
10 * *
11 * 2. Redistributions in binary form must reproduce the above copyright notice, *
12 * this list of conditions and the following disclaimer in the documentation *
13 * and/or other materials provided with the distribution. *
14 * *
15 * 3. Neither the name of the copyright holder nor the names of its contributors *
16 * may be used to endorse or promote products derived from this software without *
17 * specific prior written permission. *
18 * *
19 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" *
20 * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE *
21 * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE *
22 * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE *
23 * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR *
24 * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF *
25 * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS *
26 * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN *
27 * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) *
28 * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE *
29 * POSSIBILITY OF SUCH DAMAGE. *
30 * *
31 ***********************************************************************************/
32 
35 #ifndef __ALT_SOCAL_GPIO_H__
36 #define __ALT_SOCAL_GPIO_H__
37 
38 #ifndef __ASSEMBLY__
39 #ifdef __cplusplus
40 #include <cstdint>
41 extern "C"
42 {
43 #else /* __cplusplus */
44 #include <stdint.h>
45 #endif /* __cplusplus */
46 #endif /* __ASSEMBLY__ */
47 
90 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_LSB 0
91 
92 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_MSB 23
93 
94 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_WIDTH 24
95 
96 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_SET_MSK 0x00ffffff
97 
98 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_CLR_MSK 0xff000000
99 
100 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_RESET 0x0
101 
102 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_GET(value) (((value) & 0x00ffffff) >> 0)
103 
104 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_SET(value) (((value) << 0) & 0x00ffffff)
105 
106 #ifndef __ASSEMBLY__
107 
118 {
119  uint32_t gpio_swporta_dr : 24;
120  uint32_t : 8;
121 };
122 
125 #endif /* __ASSEMBLY__ */
126 
128 #define ALT_GPIO_SWPORTA_DR_RESET 0x00000000
129 
130 #define ALT_GPIO_SWPORTA_DR_OFST 0x0
131 
132 #define ALT_GPIO_SWPORTA_DR_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_SWPORTA_DR_OFST))
133 
183 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_E_IN 0x0
184 
189 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_E_OUT 0x1
190 
192 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_LSB 0
193 
194 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_MSB 23
195 
196 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_WIDTH 24
197 
198 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_SET_MSK 0x00ffffff
199 
200 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_CLR_MSK 0xff000000
201 
202 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_RESET 0x0
203 
204 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_GET(value) (((value) & 0x00ffffff) >> 0)
205 
206 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_SET(value) (((value) << 0) & 0x00ffffff)
207 
208 #ifndef __ASSEMBLY__
209 
220 {
221  uint32_t gpio_swporta_ddr : 24;
222  uint32_t : 8;
223 };
224 
227 #endif /* __ASSEMBLY__ */
228 
230 #define ALT_GPIO_SWPORTA_DDR_RESET 0x00000000
231 
232 #define ALT_GPIO_SWPORTA_DDR_OFST 0x4
233 
234 #define ALT_GPIO_SWPORTA_DDR_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_SWPORTA_DDR_OFST))
235 
293 #define ALT_GPIO_INTEN_GPIO_INTEN_E_DIS 0x0
294 
299 #define ALT_GPIO_INTEN_GPIO_INTEN_E_EN 0x1
300 
302 #define ALT_GPIO_INTEN_GPIO_INTEN_LSB 0
303 
304 #define ALT_GPIO_INTEN_GPIO_INTEN_MSB 23
305 
306 #define ALT_GPIO_INTEN_GPIO_INTEN_WIDTH 24
307 
308 #define ALT_GPIO_INTEN_GPIO_INTEN_SET_MSK 0x00ffffff
309 
310 #define ALT_GPIO_INTEN_GPIO_INTEN_CLR_MSK 0xff000000
311 
312 #define ALT_GPIO_INTEN_GPIO_INTEN_RESET 0x0
313 
314 #define ALT_GPIO_INTEN_GPIO_INTEN_GET(value) (((value) & 0x00ffffff) >> 0)
315 
316 #define ALT_GPIO_INTEN_GPIO_INTEN_SET(value) (((value) << 0) & 0x00ffffff)
317 
318 #ifndef __ASSEMBLY__
319 
330 {
331  uint32_t gpio_inten : 24;
332  uint32_t : 8;
333 };
334 
336 typedef volatile struct ALT_GPIO_INTEN_s ALT_GPIO_INTEN_t;
337 #endif /* __ASSEMBLY__ */
338 
340 #define ALT_GPIO_INTEN_RESET 0x00000000
341 
342 #define ALT_GPIO_INTEN_OFST 0x30
343 
344 #define ALT_GPIO_INTEN_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTEN_OFST))
345 
401 #define ALT_GPIO_INTMSK_GPIO_INTMSK_E_DIS 0x0
402 
407 #define ALT_GPIO_INTMSK_GPIO_INTMSK_E_EN 0x1
408 
410 #define ALT_GPIO_INTMSK_GPIO_INTMSK_LSB 0
411 
412 #define ALT_GPIO_INTMSK_GPIO_INTMSK_MSB 23
413 
414 #define ALT_GPIO_INTMSK_GPIO_INTMSK_WIDTH 24
415 
416 #define ALT_GPIO_INTMSK_GPIO_INTMSK_SET_MSK 0x00ffffff
417 
418 #define ALT_GPIO_INTMSK_GPIO_INTMSK_CLR_MSK 0xff000000
419 
420 #define ALT_GPIO_INTMSK_GPIO_INTMSK_RESET 0x0
421 
422 #define ALT_GPIO_INTMSK_GPIO_INTMSK_GET(value) (((value) & 0x00ffffff) >> 0)
423 
424 #define ALT_GPIO_INTMSK_GPIO_INTMSK_SET(value) (((value) << 0) & 0x00ffffff)
425 
426 #ifndef __ASSEMBLY__
427 
438 {
439  uint32_t gpio_intmask : 24;
440  uint32_t : 8;
441 };
442 
444 typedef volatile struct ALT_GPIO_INTMSK_s ALT_GPIO_INTMSK_t;
445 #endif /* __ASSEMBLY__ */
446 
448 #define ALT_GPIO_INTMSK_RESET 0x00000000
449 
450 #define ALT_GPIO_INTMSK_OFST 0x34
451 
452 #define ALT_GPIO_INTMSK_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTMSK_OFST))
453 
503 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_E_LEVEL 0x0
504 
509 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_E_EDGE 0x1
510 
512 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_LSB 0
513 
514 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_MSB 23
515 
516 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_WIDTH 24
517 
518 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_SET_MSK 0x00ffffff
519 
520 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_CLR_MSK 0xff000000
521 
522 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_RESET 0x0
523 
524 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_GET(value) (((value) & 0x00ffffff) >> 0)
525 
526 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_SET(value) (((value) << 0) & 0x00ffffff)
527 
528 #ifndef __ASSEMBLY__
529 
540 {
541  uint32_t gpio_inttype_level : 24;
542  uint32_t : 8;
543 };
544 
547 #endif /* __ASSEMBLY__ */
548 
550 #define ALT_GPIO_INTTYPE_LEVEL_RESET 0x00000000
551 
552 #define ALT_GPIO_INTTYPE_LEVEL_OFST 0x38
553 
554 #define ALT_GPIO_INTTYPE_LEVEL_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTTYPE_LEVEL_OFST))
555 
607 #define ALT_GPIO_INT_POL_GPIO_INT_POL_E_ACTLOW 0x0
608 
613 #define ALT_GPIO_INT_POL_GPIO_INT_POL_E_ACTHIGH 0x1
614 
616 #define ALT_GPIO_INT_POL_GPIO_INT_POL_LSB 0
617 
618 #define ALT_GPIO_INT_POL_GPIO_INT_POL_MSB 23
619 
620 #define ALT_GPIO_INT_POL_GPIO_INT_POL_WIDTH 24
621 
622 #define ALT_GPIO_INT_POL_GPIO_INT_POL_SET_MSK 0x00ffffff
623 
624 #define ALT_GPIO_INT_POL_GPIO_INT_POL_CLR_MSK 0xff000000
625 
626 #define ALT_GPIO_INT_POL_GPIO_INT_POL_RESET 0x0
627 
628 #define ALT_GPIO_INT_POL_GPIO_INT_POL_GET(value) (((value) & 0x00ffffff) >> 0)
629 
630 #define ALT_GPIO_INT_POL_GPIO_INT_POL_SET(value) (((value) << 0) & 0x00ffffff)
631 
632 #ifndef __ASSEMBLY__
633 
644 {
645  uint32_t gpio_int_polarity : 24;
646  uint32_t : 8;
647 };
648 
650 typedef volatile struct ALT_GPIO_INT_POL_s ALT_GPIO_INT_POL_t;
651 #endif /* __ASSEMBLY__ */
652 
654 #define ALT_GPIO_INT_POL_RESET 0x00000000
655 
656 #define ALT_GPIO_INT_POL_OFST 0x3c
657 
658 #define ALT_GPIO_INT_POL_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INT_POL_OFST))
659 
699 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_E_INACT 0x0
700 
705 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_E_ACT 0x1
706 
708 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_LSB 0
709 
710 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_MSB 23
711 
712 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_WIDTH 24
713 
714 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_SET_MSK 0x00ffffff
715 
716 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_CLR_MSK 0xff000000
717 
718 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_RESET 0x0
719 
720 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_GET(value) (((value) & 0x00ffffff) >> 0)
721 
722 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_SET(value) (((value) << 0) & 0x00ffffff)
723 
724 #ifndef __ASSEMBLY__
725 
736 {
737  const uint32_t gpio_intstatus : 24;
738  uint32_t : 8;
739 };
740 
742 typedef volatile struct ALT_GPIO_INTSTAT_s ALT_GPIO_INTSTAT_t;
743 #endif /* __ASSEMBLY__ */
744 
746 #define ALT_GPIO_INTSTAT_RESET 0x00000000
747 
748 #define ALT_GPIO_INTSTAT_OFST 0x40
749 
750 #define ALT_GPIO_INTSTAT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTSTAT_OFST))
751 
791 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_E_INACT 0x0
792 
797 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_E_ACT 0x1
798 
800 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_LSB 0
801 
802 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_MSB 23
803 
804 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_WIDTH 24
805 
806 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_SET_MSK 0x00ffffff
807 
808 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_CLR_MSK 0xff000000
809 
810 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_RESET 0x0
811 
812 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_GET(value) (((value) & 0x00ffffff) >> 0)
813 
814 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_SET(value) (((value) << 0) & 0x00ffffff)
815 
816 #ifndef __ASSEMBLY__
817 
828 {
829  const uint32_t gpio_raw_intstatus : 24;
830  uint32_t : 8;
831 };
832 
835 #endif /* __ASSEMBLY__ */
836 
838 #define ALT_GPIO_RAW_INTSTAT_RESET 0x00000000
839 
840 #define ALT_GPIO_RAW_INTSTAT_OFST 0x44
841 
842 #define ALT_GPIO_RAW_INTSTAT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_RAW_INTSTAT_OFST))
843 
897 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_E_DIS 0x0
898 
903 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_E_EN 0x1
904 
906 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_LSB 0
907 
908 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_MSB 23
909 
910 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_WIDTH 24
911 
912 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_SET_MSK 0x00ffffff
913 
914 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_CLR_MSK 0xff000000
915 
916 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_RESET 0x0
917 
918 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_GET(value) (((value) & 0x00ffffff) >> 0)
919 
920 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_SET(value) (((value) << 0) & 0x00ffffff)
921 
922 #ifndef __ASSEMBLY__
923 
934 {
935  uint32_t gpio_debounce : 24;
936  uint32_t : 8;
937 };
938 
940 typedef volatile struct ALT_GPIO_DEBOUNCE_s ALT_GPIO_DEBOUNCE_t;
941 #endif /* __ASSEMBLY__ */
942 
944 #define ALT_GPIO_DEBOUNCE_RESET 0x00000000
945 
946 #define ALT_GPIO_DEBOUNCE_OFST 0x48
947 
948 #define ALT_GPIO_DEBOUNCE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_DEBOUNCE_OFST))
949 
999 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_E_NOCLR 0x0
1000 
1005 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_E_CLR 0x1
1006 
1008 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_LSB 0
1009 
1010 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_MSB 23
1011 
1012 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_WIDTH 24
1013 
1014 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_SET_MSK 0x00ffffff
1015 
1016 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_CLR_MSK 0xff000000
1017 
1018 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_RESET 0x0
1019 
1020 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_GET(value) (((value) & 0x00ffffff) >> 0)
1021 
1022 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_SET(value) (((value) << 0) & 0x00ffffff)
1023 
1024 #ifndef __ASSEMBLY__
1025 
1036 {
1037  uint32_t gpio_porta_eoi : 24;
1038  uint32_t : 8;
1039 };
1040 
1043 #endif /* __ASSEMBLY__ */
1044 
1046 #define ALT_GPIO_PORTA_EOI_RESET 0x00000000
1047 
1048 #define ALT_GPIO_PORTA_EOI_OFST 0x4c
1049 
1050 #define ALT_GPIO_PORTA_EOI_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_PORTA_EOI_OFST))
1051 
1086 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_LSB 0
1087 
1088 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_MSB 23
1089 
1090 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_WIDTH 24
1091 
1092 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_SET_MSK 0x00ffffff
1093 
1094 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_CLR_MSK 0xff000000
1095 
1096 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_RESET 0x0
1097 
1098 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_GET(value) (((value) & 0x00ffffff) >> 0)
1099 
1100 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_SET(value) (((value) << 0) & 0x00ffffff)
1101 
1102 #ifndef __ASSEMBLY__
1103 
1114 {
1115  const uint32_t gpio_ext_porta : 24;
1116  uint32_t : 8;
1117 };
1118 
1121 #endif /* __ASSEMBLY__ */
1122 
1124 #define ALT_GPIO_EXT_PORTA_RESET 0x00000000
1125 
1126 #define ALT_GPIO_EXT_PORTA_OFST 0x50
1127 
1128 #define ALT_GPIO_EXT_PORTA_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_EXT_PORTA_OFST))
1129 
1175 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_E_NOSYNC 0x0
1176 
1181 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_E_SYNC 0x1
1182 
1184 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_LSB 0
1185 
1186 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_MSB 0
1187 
1188 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_WIDTH 1
1189 
1190 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_SET_MSK 0x00000001
1191 
1192 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_CLR_MSK 0xfffffffe
1193 
1194 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_RESET 0x0
1195 
1196 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_GET(value) (((value) & 0x00000001) >> 0)
1197 
1198 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_SET(value) (((value) << 0) & 0x00000001)
1199 
1200 #ifndef __ASSEMBLY__
1201 
1212 {
1213  uint32_t gpio_ls_sync : 1;
1214  uint32_t : 31;
1215 };
1216 
1218 typedef volatile struct ALT_GPIO_LS_SYNC_s ALT_GPIO_LS_SYNC_t;
1219 #endif /* __ASSEMBLY__ */
1220 
1222 #define ALT_GPIO_LS_SYNC_RESET 0x00000000
1223 
1224 #define ALT_GPIO_LS_SYNC_OFST 0x60
1225 
1226 #define ALT_GPIO_LS_SYNC_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_LS_SYNC_OFST))
1227 
1257 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_LSB 0
1258 
1259 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_MSB 31
1260 
1261 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_WIDTH 32
1262 
1263 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_SET_MSK 0xffffffff
1264 
1265 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_CLR_MSK 0x00000000
1266 
1267 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_RESET 0x0
1268 
1269 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_GET(value) (((value) & 0xffffffff) >> 0)
1270 
1271 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_SET(value) (((value) << 0) & 0xffffffff)
1272 
1273 #ifndef __ASSEMBLY__
1274 
1285 {
1286  const uint32_t gpio_id_code : 32;
1287 };
1288 
1290 typedef volatile struct ALT_GPIO_ID_CODE_s ALT_GPIO_ID_CODE_t;
1291 #endif /* __ASSEMBLY__ */
1292 
1294 #define ALT_GPIO_ID_CODE_RESET 0x00000000
1295 
1296 #define ALT_GPIO_ID_CODE_OFST 0x64
1297 
1298 #define ALT_GPIO_ID_CODE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_ID_CODE_OFST))
1299 
1327 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_LSB 0
1328 
1329 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_MSB 31
1330 
1331 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_WIDTH 32
1332 
1333 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_SET_MSK 0xffffffff
1334 
1335 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_CLR_MSK 0x00000000
1336 
1337 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_RESET 0x3230392a
1338 
1339 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_GET(value) (((value) & 0xffffffff) >> 0)
1340 
1341 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_SET(value) (((value) << 0) & 0xffffffff)
1342 
1343 #ifndef __ASSEMBLY__
1344 
1355 {
1356  const uint32_t gpio_ver_id_code : 32;
1357 };
1358 
1361 #endif /* __ASSEMBLY__ */
1362 
1364 #define ALT_GPIO_VER_ID_CODE_RESET 0x3230392a
1365 
1366 #define ALT_GPIO_VER_ID_CODE_OFST 0x6c
1367 
1368 #define ALT_GPIO_VER_ID_CODE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_VER_ID_CODE_OFST))
1369 
1422 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_E_WIDTHLESSONE8BITS 0x7
1423 
1428 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_E_WIDTHLESSONE24BITS 0x1c
1429 
1431 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_LSB 0
1432 
1433 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_MSB 4
1434 
1435 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_WIDTH 5
1436 
1437 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_SET_MSK 0x0000001f
1438 
1439 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_CLR_MSK 0xffffffe0
1440 
1441 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_RESET 0x17
1442 
1443 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_GET(value) (((value) & 0x0000001f) >> 0)
1444 
1445 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_SET(value) (((value) << 0) & 0x0000001f)
1446 
1477 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_E_WIDTHLESSONE8BITS 0x7
1478 
1483 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_E_WIDTHLESSONE24BITS 0x1c
1484 
1486 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_LSB 5
1487 
1488 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_MSB 9
1489 
1490 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_WIDTH 5
1491 
1492 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_SET_MSK 0x000003e0
1493 
1494 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_CLR_MSK 0xfffffc1f
1495 
1496 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_RESET 0x7
1497 
1498 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_GET(value) (((value) & 0x000003e0) >> 5)
1499 
1500 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_SET(value) (((value) << 5) & 0x000003e0)
1501 
1532 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_E_WIDTHLESSONE8BITS 0x7
1533 
1538 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_E_WIDTHLESSONE24BITS 0x1c
1539 
1541 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_LSB 10
1542 
1543 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_MSB 14
1544 
1545 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_WIDTH 5
1546 
1547 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_SET_MSK 0x00007c00
1548 
1549 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_CLR_MSK 0xffff83ff
1550 
1551 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_RESET 0x7
1552 
1553 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_GET(value) (((value) & 0x00007c00) >> 10)
1554 
1555 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_SET(value) (((value) << 10) & 0x00007c00)
1556 
1587 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_E_WIDTHLESSONE8BITS 0x7
1588 
1593 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_E_WIDTHLESSONE24BITS 0x1c
1594 
1596 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_LSB 15
1597 
1598 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_MSB 19
1599 
1600 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_WIDTH 5
1601 
1602 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_SET_MSK 0x000f8000
1603 
1604 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_CLR_MSK 0xfff07fff
1605 
1606 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_RESET 0x7
1607 
1608 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_GET(value) (((value) & 0x000f8000) >> 15)
1609 
1610 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_SET(value) (((value) << 15) & 0x000f8000)
1611 
1612 #ifndef __ASSEMBLY__
1613 
1624 {
1625  const uint32_t encoded_id_pwidth_a : 5;
1626  const uint32_t encoded_id_pwidth_b : 5;
1627  const uint32_t encoded_id_pwidth_c : 5;
1628  const uint32_t encoded_id_pwidth_d : 5;
1629  uint32_t : 12;
1630 };
1631 
1634 #endif /* __ASSEMBLY__ */
1635 
1637 #define ALT_GPIO_CFG_REG2_RESET 0x00039cf7
1638 
1639 #define ALT_GPIO_CFG_REG2_OFST 0x70
1640 
1641 #define ALT_GPIO_CFG_REG2_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_CFG_REG2_OFST))
1642 
1705 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_E_WIDTH32BITS 0x2
1706 
1708 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_LSB 0
1709 
1710 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_MSB 1
1711 
1712 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_WIDTH 2
1713 
1714 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_SET_MSK 0x00000003
1715 
1716 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_CLR_MSK 0xfffffffc
1717 
1718 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_RESET 0x2
1719 
1720 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_GET(value) (((value) & 0x00000003) >> 0)
1721 
1722 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_SET(value) (((value) << 0) & 0x00000003)
1723 
1753 #define ALT_GPIO_CFG_REG1_NUM_PORTS_E_ONEPORTA 0x0
1754 
1756 #define ALT_GPIO_CFG_REG1_NUM_PORTS_LSB 2
1757 
1758 #define ALT_GPIO_CFG_REG1_NUM_PORTS_MSB 3
1759 
1760 #define ALT_GPIO_CFG_REG1_NUM_PORTS_WIDTH 2
1761 
1762 #define ALT_GPIO_CFG_REG1_NUM_PORTS_SET_MSK 0x0000000c
1763 
1764 #define ALT_GPIO_CFG_REG1_NUM_PORTS_CLR_MSK 0xfffffff3
1765 
1766 #define ALT_GPIO_CFG_REG1_NUM_PORTS_RESET 0x0
1767 
1768 #define ALT_GPIO_CFG_REG1_NUM_PORTS_GET(value) (((value) & 0x0000000c) >> 2)
1769 
1770 #define ALT_GPIO_CFG_REG1_NUM_PORTS_SET(value) (((value) << 2) & 0x0000000c)
1771 
1797 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_E_SOFTCTLONLY 0x1
1798 
1800 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_LSB 4
1801 
1802 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_MSB 4
1803 
1804 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_WIDTH 1
1805 
1806 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_SET_MSK 0x00000010
1807 
1808 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_CLR_MSK 0xffffffef
1809 
1810 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_RESET 0x1
1811 
1812 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_GET(value) (((value) & 0x00000010) >> 4)
1813 
1814 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_SET(value) (((value) << 4) & 0x00000010)
1815 
1841 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_E_SOFTCTLONLY 0x1
1842 
1844 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_LSB 5
1845 
1846 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_MSB 5
1847 
1848 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_WIDTH 1
1849 
1850 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_SET_MSK 0x00000020
1851 
1852 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_CLR_MSK 0xffffffdf
1853 
1854 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_RESET 0x1
1855 
1856 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_GET(value) (((value) & 0x00000020) >> 5)
1857 
1858 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_SET(value) (((value) << 5) & 0x00000020)
1859 
1885 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_E_SOFTCTLONLY 0x1
1886 
1888 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_LSB 6
1889 
1890 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_MSB 6
1891 
1892 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_WIDTH 1
1893 
1894 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_SET_MSK 0x00000040
1895 
1896 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_CLR_MSK 0xffffffbf
1897 
1898 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_RESET 0x1
1899 
1900 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_GET(value) (((value) & 0x00000040) >> 6)
1901 
1902 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_SET(value) (((value) << 6) & 0x00000040)
1903 
1929 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_E_SOFTCTLONLY 0x1
1930 
1932 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_LSB 7
1933 
1934 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_MSB 7
1935 
1936 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_WIDTH 1
1937 
1938 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_SET_MSK 0x00000080
1939 
1940 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_CLR_MSK 0xffffff7f
1941 
1942 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_RESET 0x1
1943 
1944 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_GET(value) (((value) & 0x00000080) >> 7)
1945 
1946 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_SET(value) (((value) << 7) & 0x00000080)
1947 
1973 #define ALT_GPIO_CFG_REG1_HW_PORTA_E_PORTANOHARD 0x0
1974 
1976 #define ALT_GPIO_CFG_REG1_HW_PORTA_LSB 8
1977 
1978 #define ALT_GPIO_CFG_REG1_HW_PORTA_MSB 8
1979 
1980 #define ALT_GPIO_CFG_REG1_HW_PORTA_WIDTH 1
1981 
1982 #define ALT_GPIO_CFG_REG1_HW_PORTA_SET_MSK 0x00000100
1983 
1984 #define ALT_GPIO_CFG_REG1_HW_PORTA_CLR_MSK 0xfffffeff
1985 
1986 #define ALT_GPIO_CFG_REG1_HW_PORTA_RESET 0x0
1987 
1988 #define ALT_GPIO_CFG_REG1_HW_PORTA_GET(value) (((value) & 0x00000100) >> 8)
1989 
1990 #define ALT_GPIO_CFG_REG1_HW_PORTA_SET(value) (((value) << 8) & 0x00000100)
1991 
2007 #define ALT_GPIO_CFG_REG1_HW_PORTB_LSB 9
2008 
2009 #define ALT_GPIO_CFG_REG1_HW_PORTB_MSB 9
2010 
2011 #define ALT_GPIO_CFG_REG1_HW_PORTB_WIDTH 1
2012 
2013 #define ALT_GPIO_CFG_REG1_HW_PORTB_SET_MSK 0x00000200
2014 
2015 #define ALT_GPIO_CFG_REG1_HW_PORTB_CLR_MSK 0xfffffdff
2016 
2017 #define ALT_GPIO_CFG_REG1_HW_PORTB_RESET 0x0
2018 
2019 #define ALT_GPIO_CFG_REG1_HW_PORTB_GET(value) (((value) & 0x00000200) >> 9)
2020 
2021 #define ALT_GPIO_CFG_REG1_HW_PORTB_SET(value) (((value) << 9) & 0x00000200)
2022 
2038 #define ALT_GPIO_CFG_REG1_HW_PORTC_LSB 10
2039 
2040 #define ALT_GPIO_CFG_REG1_HW_PORTC_MSB 10
2041 
2042 #define ALT_GPIO_CFG_REG1_HW_PORTC_WIDTH 1
2043 
2044 #define ALT_GPIO_CFG_REG1_HW_PORTC_SET_MSK 0x00000400
2045 
2046 #define ALT_GPIO_CFG_REG1_HW_PORTC_CLR_MSK 0xfffffbff
2047 
2048 #define ALT_GPIO_CFG_REG1_HW_PORTC_RESET 0x0
2049 
2050 #define ALT_GPIO_CFG_REG1_HW_PORTC_GET(value) (((value) & 0x00000400) >> 10)
2051 
2052 #define ALT_GPIO_CFG_REG1_HW_PORTC_SET(value) (((value) << 10) & 0x00000400)
2053 
2069 #define ALT_GPIO_CFG_REG1_HW_PORTD_LSB 11
2070 
2071 #define ALT_GPIO_CFG_REG1_HW_PORTD_MSB 11
2072 
2073 #define ALT_GPIO_CFG_REG1_HW_PORTD_WIDTH 1
2074 
2075 #define ALT_GPIO_CFG_REG1_HW_PORTD_SET_MSK 0x00000800
2076 
2077 #define ALT_GPIO_CFG_REG1_HW_PORTD_CLR_MSK 0xfffff7ff
2078 
2079 #define ALT_GPIO_CFG_REG1_HW_PORTD_RESET 0x0
2080 
2081 #define ALT_GPIO_CFG_REG1_HW_PORTD_GET(value) (((value) & 0x00000800) >> 11)
2082 
2083 #define ALT_GPIO_CFG_REG1_HW_PORTD_SET(value) (((value) << 11) & 0x00000800)
2084 
2110 #define ALT_GPIO_CFG_REG1_PORTA_INTR_E_PORTAINTERR 0x1
2111 
2113 #define ALT_GPIO_CFG_REG1_PORTA_INTR_LSB 12
2114 
2115 #define ALT_GPIO_CFG_REG1_PORTA_INTR_MSB 12
2116 
2117 #define ALT_GPIO_CFG_REG1_PORTA_INTR_WIDTH 1
2118 
2119 #define ALT_GPIO_CFG_REG1_PORTA_INTR_SET_MSK 0x00001000
2120 
2121 #define ALT_GPIO_CFG_REG1_PORTA_INTR_CLR_MSK 0xffffefff
2122 
2123 #define ALT_GPIO_CFG_REG1_PORTA_INTR_RESET 0x1
2124 
2125 #define ALT_GPIO_CFG_REG1_PORTA_INTR_GET(value) (((value) & 0x00001000) >> 12)
2126 
2127 #define ALT_GPIO_CFG_REG1_PORTA_INTR_SET(value) (((value) << 12) & 0x00001000)
2128 
2154 #define ALT_GPIO_CFG_REG1_DEBOUNCE_E_DEBOUNCEA 0x1
2155 
2157 #define ALT_GPIO_CFG_REG1_DEBOUNCE_LSB 13
2158 
2159 #define ALT_GPIO_CFG_REG1_DEBOUNCE_MSB 13
2160 
2161 #define ALT_GPIO_CFG_REG1_DEBOUNCE_WIDTH 1
2162 
2163 #define ALT_GPIO_CFG_REG1_DEBOUNCE_SET_MSK 0x00002000
2164 
2165 #define ALT_GPIO_CFG_REG1_DEBOUNCE_CLR_MSK 0xffffdfff
2166 
2167 #define ALT_GPIO_CFG_REG1_DEBOUNCE_RESET 0x1
2168 
2169 #define ALT_GPIO_CFG_REG1_DEBOUNCE_GET(value) (((value) & 0x00002000) >> 13)
2170 
2171 #define ALT_GPIO_CFG_REG1_DEBOUNCE_SET(value) (((value) << 13) & 0x00002000)
2172 
2198 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_E_ADDENCPARAMS 0x1
2199 
2201 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_LSB 14
2202 
2203 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_MSB 14
2204 
2205 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_WIDTH 1
2206 
2207 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_SET_MSK 0x00004000
2208 
2209 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_CLR_MSK 0xffffbfff
2210 
2211 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_RESET 0x1
2212 
2213 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_GET(value) (((value) & 0x00004000) >> 14)
2214 
2215 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_SET(value) (((value) << 14) & 0x00004000)
2216 
2242 #define ALT_GPIO_CFG_REG1_GPIO_ID_E_IDCODE 0x1
2243 
2245 #define ALT_GPIO_CFG_REG1_GPIO_ID_LSB 15
2246 
2247 #define ALT_GPIO_CFG_REG1_GPIO_ID_MSB 15
2248 
2249 #define ALT_GPIO_CFG_REG1_GPIO_ID_WIDTH 1
2250 
2251 #define ALT_GPIO_CFG_REG1_GPIO_ID_SET_MSK 0x00008000
2252 
2253 #define ALT_GPIO_CFG_REG1_GPIO_ID_CLR_MSK 0xffff7fff
2254 
2255 #define ALT_GPIO_CFG_REG1_GPIO_ID_RESET 0x1
2256 
2257 #define ALT_GPIO_CFG_REG1_GPIO_ID_GET(value) (((value) & 0x00008000) >> 15)
2258 
2259 #define ALT_GPIO_CFG_REG1_GPIO_ID_SET(value) (((value) << 15) & 0x00008000)
2260 
2282 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_E_ENCIDWIDTH 0x1f
2283 
2285 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_LSB 16
2286 
2287 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_MSB 20
2288 
2289 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_WIDTH 5
2290 
2291 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_SET_MSK 0x001f0000
2292 
2293 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_CLR_MSK 0xffe0ffff
2294 
2295 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_RESET 0x1f
2296 
2297 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_GET(value) (((value) & 0x001f0000) >> 16)
2298 
2299 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_SET(value) (((value) << 16) & 0x001f0000)
2300 
2301 #ifndef __ASSEMBLY__
2302 
2313 {
2314  const uint32_t apb_data_width : 2;
2315  const uint32_t num_ports : 2;
2316  const uint32_t porta_single_ctl : 1;
2317  const uint32_t portb_single_ctl : 1;
2318  const uint32_t portc_single_ctl : 1;
2319  const uint32_t portd_single_ctl : 1;
2320  const uint32_t hw_porta : 1;
2321  const uint32_t hw_portb : 1;
2322  const uint32_t hw_portc : 1;
2323  const uint32_t hw_portd : 1;
2324  const uint32_t porta_intr : 1;
2325  const uint32_t debounce : 1;
2326  const uint32_t add_encoded_params : 1;
2327  const uint32_t gpio_id : 1;
2328  const uint32_t encoded_id_width : 5;
2329  uint32_t : 11;
2330 };
2331 
2334 #endif /* __ASSEMBLY__ */
2335 
2337 #define ALT_GPIO_CFG_REG1_RESET 0x001ff0f2
2338 
2339 #define ALT_GPIO_CFG_REG1_OFST 0x74
2340 
2341 #define ALT_GPIO_CFG_REG1_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_CFG_REG1_OFST))
2342 
2343 #ifndef __ASSEMBLY__
2344 
2355 {
2358  volatile uint32_t _pad_0x8_0x2f[10];
2368  volatile uint32_t _pad_0x54_0x5f[3];
2371  volatile uint32_t _pad_0x68_0x6b;
2375  volatile uint32_t _pad_0x78_0x80[2];
2376 };
2377 
2379 typedef volatile struct ALT_GPIO_s ALT_GPIO_t;
2382 {
2383  volatile uint32_t gpio_swporta_dr;
2384  volatile uint32_t gpio_swporta_ddr;
2385  volatile uint32_t _pad_0x8_0x2f[10];
2386  volatile uint32_t gpio_inten;
2387  volatile uint32_t gpio_intmask;
2388  volatile uint32_t gpio_inttype_level;
2389  volatile uint32_t gpio_int_polarity;
2390  volatile uint32_t gpio_intstatus;
2391  volatile uint32_t gpio_raw_intstatus;
2392  volatile uint32_t gpio_debounce;
2393  volatile uint32_t gpio_porta_eoi;
2394  volatile uint32_t gpio_ext_porta;
2395  volatile uint32_t _pad_0x54_0x5f[3];
2396  volatile uint32_t gpio_ls_sync;
2397  volatile uint32_t gpio_id_code;
2398  volatile uint32_t _pad_0x68_0x6b;
2399  volatile uint32_t gpio_ver_id_code;
2400  volatile uint32_t gpio_config_reg2;
2401  volatile uint32_t gpio_config_reg1;
2402  volatile uint32_t _pad_0x78_0x80[2];
2403 };
2404 
2406 typedef volatile struct ALT_GPIO_raw_s ALT_GPIO_raw_t;
2407 #endif /* __ASSEMBLY__ */
2408 
2410 #ifdef __cplusplus
2411 }
2412 #endif /* __cplusplus */
2413 #endif /* __ALT_SOCAL_GPIO_H__ */
2414